深亚微米并行CRC32编码芯片的设计和实现

郭宝增; 吴鹏飞

doi:10.3969/j.issn.1000-1565.2014.01.017

河北大学学报(自然科学版) >

2014 , Vol. 34 >Issue 1: 89 - 93

DOI: https://doi.org/10.3969/j.issn.1000-1565.2014.01.017

深亚微米并行CRC32编码芯片的设计和实现

郭宝增 ,
吴鹏飞

展开

河北大学电子信息工程学院,河北保定,071002

网络出版日期: 2014-01-25

基金资助

河北省自然科学基金资助项目，河北省教育厅科学研究计划项目

收起

Design and implementation of deep sub-micron parallel CRC32 coding chip

GUO Baozeng ,
WU Pengfei

Expand

Online published: 2014-01-25

Fold

摘要

在分析CRC编码算法的基础上,从传统的串行编码算法着手,推导出适合高速通信的并行算法,通过FPGA(现场可编程门阵列)验证确保算法代码的逻辑功能正确;采用中芯国际simc18(180 nm工艺库)实现了并行CRC32编码芯片的设计.该设计具有编码速度快、占用资源少、低功耗、易于量产等优点.

关键词： CRC32; 并行; FPGA; Design Compiler; Soc Encounter

本文引用格式

郭宝增 , 吴鹏飞 . 深亚微米并行CRC32编码芯片的设计和实现[J]. 河北大学学报(自然科学版), 2014 , 34(1) : 89 -93 . DOI: 10.3969/j.issn.1000-1565.2014.01.017

参考文献

[1] 张树刚, 张遂南, 黄士坦, ZHANG Shu-gang, ZHANG Sui-nan, HUANG Shi-tan. CRC校验码并行计算的FPGA实现 [J]. 计算机技术与发展 2007.doi:10.3969/j.issn.1673-629X.2007.02.016
[2] 樊昌信, 张甫翊, 徐炳祥. 通信原理 [M]. {H}北京:国防工业出版社 2001.
[3] MING-DER SHIEH, MING-HWA SHEU, CHUNG-HO CHEN. A Systematic Approach for Parallel CRC Computations [J]. Journal of information science and engineering: JISE 2001, 3(3).
[4] Ramabadran T.V., Gaitonde S.S.. A tutorial on CRC computations [J]. IEEE Micro 1988, 4(4).
[5] 夏宇闻. Verilog数字系统设计教程 [M]. {H}北京:北京航空航天大学出版社 2003.
[6] 韩雁, 洪慧, 马绍宇. 集成电路设计制造中EDA工具实用教程 [M]. {H}杭州:浙江大学出版社 2007.

Options

文章导航

模态框（Modal）标题

摘要

本文引用格式

参考文献