针对如何用复杂可编程逻辑器件实现4DPSK信号的解调,提出了一种基于CPLD的4DPSK信号解调器设计方案.先将4DPSK信号通过双门限比较器等进行二值数字化,再用VHDL语言设计实现对此数字化后的二值逻辑信号进行延迟、相移、逻辑运算和识别等处理,实现对4DPSK信号的解调.此设计方案减小了硬件实现的复杂度,迎合了可编程逻辑器件CPLD对数字逻辑信号进行处理的特点,并给出了用可编程逻辑器件CPLD实现部分的仿真波形.
[1] 王兰勋, 潘立冬, 郑晓昆. 一种用CPLD实现的2DPSK调制解调器 [J]. 河北大学学报（自然科学版） 2004.doi:10.3969/j.issn.1000-1565.2004.05.019
[2] 王兰勋, 荣民. 一种位同步时钟提取方案及实现 [J]. 无线电工程 2003.doi:10.3969/j.issn.1003-3106.2003.10.021
[3] 樊昌信, 张甫翊, 徐丙祥. 通信原理 [M]. 北京:国防工业出版社 2001.
[4] 卢毅, 赖杰. VHDL与数字电路设计 [M]. 北京:科学出版社 2001.
[5] HOGENAUER B. An economical class of digital filters for decimation and interpolation [J]. IEEE Transactions on Acoustics Speech and Signal Processing 1981, 29(02).
