一种帧同步码检测方案及实现

王兰勋; 张锁良

doi:10.3969/j.issn.1000-1565.2004.02.017

河北大学学报(自然科学版) >

2004 , Vol. 24 >Issue 2: 180 - 183,190

DOI: https://doi.org/10.3969/j.issn.1000-1565.2004.02.017

一种帧同步码检测方案及实现

王兰勋 ,
张锁良

展开

河北大学,电子信息工程学院,河北,保定,071002

网络出版日期: 2004-03-25

收起

A New Approach of the Frame Synchronization Detection and Its Implementation

Expand

Online published: 2004-03-25

Fold

摘要

提出一种数字传输系统中帧同步码的检测方案,利用容错技术和非容错技术相结合来实现帧同步码检测.提高了帧同步码的检测速度和可靠性.给出用CPLD(复杂可编程逻辑器件)实现此方案的方法.

关键词： 帧同步码; 容错技术; CPLD

本文引用格式

王兰勋 , 张锁良 . 一种帧同步码检测方案及实现[J]. 河北大学学报(自然科学版), 2004 , 24(2) : 180 -183,190 . DOI: 10.3969/j.issn.1000-1565.2004.02.017

参考文献

[1] 曹志刚, 钱亚生. 现代通信原理 [M]. 北京:清华大学出版社 1992.
[2] 樊昌信, 张甫翊, 徐炳祥. 通信原理 [M]. 北京:国防工业出版社 2001.
[3] 潘松, 黄继业. EDA技术实用教程 [M]. 北京:科学出版社 2002.
[4] 宋万杰, 罗丰, 吴顺君. CPLD技术及其应用 [M]. 西安:西安电子科技大学出版社 2000.

Options

文章导航

模态框（Modal）标题

摘要

本文引用格式

参考文献