摘要： 设计了一种基于可编程逻辑器件的并行多路数据采集控制器.该控制器可以控制10路AD转换器,根据配置对2种最多达660个通道进行数据采集.采用乒乓存储器同时进行数据采集和传输;使用片内共享存储区存储配置数据并返回特定通道数据;设计了工作时钟发生器以维护工作时序,同时可降低芯片功耗.控制器采用VHDL(超高速集成电路硬件描述语言)语言在RTL(寄存器传输级)级设计,并在单片CPLD(复杂可编程逻辑器件)上实现.设计结果表明,该控制器具有体积小、功耗低、易于移植等优点.
中图分类号:
高振斌,苏彦莽. 基于CPLD的并行多路数据采集控制器[J]. 河北大学学报(自然科学版), 2005, 25(4): 424-430.
GAO Zhen-bin,SU Yan-mang. Implementation of a Multi-channel Parallel Data Acquisition Controller with CPLD[J]. Journal of Hebei University (Natural Science Edition), 2005, 25(4): 424-430.
