深亚微米并行CRC32编码芯片的设计和实现

doi:10.3969/j.issn.1000-1565.2014.01.017

河北大学学报(自然科学版) ›› 2014, Vol. 34 ›› Issue (1): 89-93.DOI: 10.3969/j.issn.1000-1565.2014.01.017

深亚微米并行CRC32编码芯片的设计和实现

郭宝增,吴鹏飞

河北大学电子信息工程学院,河北保定,071002

出版日期:2014-01-25 发布日期:2014-01-25
基金资助:
河北省自然科学基金资助项目，河北省教育厅科学研究计划项目

Design and implementation of deep sub-micron parallel CRC32 coding chip

GUO Baozeng,WU Pengfei

Online:2014-01-25 Published:2014-01-25

摘要/Abstract

摘要： 在分析CRC编码算法的基础上,从传统的串行编码算法着手,推导出适合高速通信的并行算法,通过FPGA(现场可编程门阵列)验证确保算法代码的逻辑功能正确;采用中芯国际simc18(180 nm工艺库)实现了并行CRC32编码芯片的设计.该设计具有编码速度快、占用资源少、低功耗、易于量产等优点.

关键词: CRC32, 并行, FPGA, Design Compiler, Soc Encounter

Key words: CRC32, Parallel, FPGA, Design Compiler, Soc Encounter

中图分类号:

TP33.1

郭宝增,吴鹏飞. 深亚微米并行CRC32编码芯片的设计和实现[J]. 河北大学学报(自然科学版), 2014, 34(1): 89-93.

GUO Baozeng,WU Pengfei. Design and implementation of deep sub-micron parallel CRC32 coding chip[J]. Journal of Hebei University (Natural Science Edition), 2014, 34(1): 89-93.

[1]	陈雷,王涛,韦靖,田晓燕,张锁良. 双向多路快跳频载波发生器的设计与实现[J]. 河北大学学报(自然科学版), 2021, 41(1): 99-105.
[2]	张庆顺,于凯,张锁良. 直接序列扩频伪码同步技术的研究与实现[J]. 河北大学学报(自然科学版), 2020, 40(2): 218-224.
[3]	李小燕, 张欣, 闫小兵, 任德亮, 李彦青, 傅长娟. 基于FPGA的卷积神经网络加速系统[J]. 河北大学学报(自然科学版), 2019, 39(1): 99-105.
[4]	刘振鹏,王雪峰,薛雷,张彬,张寿华. 实数编码遗传算法的改进及并行化实现[J]. 河北大学学报(自然科学版), 2019, 39(1): 86-92.
[5]	张庆顺,刘赞,郭宝增,张锁良. 基于FPGA的SATA主机端控制器链路层发送模块设计[J]. 河北大学学报(自然科学版), 2016, 36(2): 218-224.
[6]	高振斌,苏彦莽. 基于CPLD的并行多路数据采集控制器[J]. 河北大学学报(自然科学版), 2005, 25(4): 424-430.
[7]	田晓燕,王兰勋,陈雷. Turbo码编码器的FPGA实现[J]. 河北大学学报(自然科学版), 2005, 25(1): 84-87.
[8]	郑晓昆,王兰勋. 数字载波发生器设计与FPGA实现[J]. 河北大学学报(自然科学版), 2004, 24(4): 430-433.

深亚微米并行CRC32编码芯片的设计和实现

Design and implementation of deep sub-micron parallel CRC32 coding chip

PDF (PC)

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 8

编辑推荐

Metrics

本文评价